详解基于RISC-V的AndeStar V5架构创新与应用 | 公开课预告

今年1月4日,智东西公开课正式推出RISC-V系列课,聚焦中国RISC-V生态体系。在此次RISC-V系列课中,来自SiFive中国的资深现场应用经理胡进和SoC平台总监伍骏,芯来科技CEO胡振波、晶心科技市场与技术服务处处长王胜雯将陆续带来三节讲解。

前两讲分别为1月9日由SiFive中国资深现场应用经理胡进和SoC平台总监伍骏主讲的第一讲,主题为《RISC-V的生态现状及开发实例》、1月16日由芯来科技CEO胡振波主讲的第二讲,主题为《面向物联网的处理器设计与开发》,吸引了华为海思、紫光展锐、AMD、Intel、安霸半导体等知名半导体公司的IC设计工程师、电子工程师及清华大学、国防科大、中科院、哈工大等高校微电子、集成电路、计算机科学与技术等相关专业老师和学生参加,截止到编辑本文,前两讲在智东西公开课小程序直播间累计收听人次达到6000+。

今晚7点,RISC-V系列课第三讲将开讲,由晶心科技市场与技术服务处处长王胜雯主讲,主题为《基于RISC-V的AndeStar V5架构创新与应用》。

AndeStar V5为晶心第五代指令集架构,将RISC-V技术融入晶心科技AndeStar V3 架构中,再加上CoDense、PowerBrake、StackSafe等功能,以及ACE、DSP、Security扩展指令集,使开放、精简、模块化及可扩充的RISC-V架构正式进入主流SoC应用。简言之,AndeStar V5架构= RISC-V + 晶心扩充指令架构。其中,晶心扩充指令架构里的独创的指令集,使程序代码减少10%,降低了芯片代码的存储成本;通过客制化指令(ACE),客户可以制定应用加速的指令;内部优化中断处理可以大幅减少实时(real-time)中断处理的时间;硬件堆栈的硬件保护机制可以有效提升除错效率。目前基于AndeStar V5指令集架构,晶心科技先后推出了N25/N25F、NX25/NX25F、A25及AX25等多款CPU处理器核心,极大的丰富了RISC-V的生态环境。

智东西公开课旗下专为RISC-V学习和交流而组建的技术交流社群会持续开放,欢迎大家申请。

详解基于RISC-V的AndeStar V5架构创新与应用 | 公开课预告

课程信息

主题:基于RISC-V的AndeStar V5架构创新与应用
时间:1月21日
地点:「RISC-V技术交流」社群、智东西公开课小程序

课程内容

主题:基于RISC-V的AndeStar V5架构创新与应用
讲师:晶心科技市场与技术服务处处长王胜雯
提纲
1. AndeStar V5架构特性
2. 基于V5的AndesCore 25系列处理器
3. V5支持环境
4. 如何为V5处理器内核增加定制指令
5. 针对特定域(DSA)加速器的综合解决方案
6. 应用案例分享

讲师介绍

王胜雯,晶心科技市场与技术服务处处长,负责带领该部门售前与售后产品技术相关支持与顾问工作。在加入晶心科技前,具有10年以上的IC设计相关工作经历。毕业于台北科技大学电机工程研究所,主修数字IC设计。

入群路径

本次课程我们将设置主讲群,讲师将亲自入群交流。希望进入主讲群与老师认识和交流的朋友,扫描海报下方二维码添加智东西公开课联络员“果果(zhidxguoguo)”为好友,添加时请备注“姓名-公司-职位或姓名-学校-专业”,申请进入课程群交流。

社群规则

1、智东西社群坚持实名学习、交流和合作,入群后需要修改群昵称为:姓名-公司-所在领域,违者踢群;
2、禁止在群内广告和发送二维码等无关信息,违者踢群。