用6颗芯片堆出96核处理器!法国CEA-Leti实验室创新SoC集成法

芯东西(ID:aichip001)
编 | 韦世玮

芯东西2月20日消息,本周,IEEE固态电路会议(ISSCC)在旧金山举行。在该会议上,法国研究机构CEA-Leti展示了一个用6颗芯片集成的96核处理器。

随着芯片技术的发展,越来越多的研究人员都将计算机系统集成到一颗芯片上,例如智能手机和服务器等设备常用的片上系统(SoC)。

但这类芯片设计的复杂性较高,研发成本也不小。目前一些较为先进的处理器,如AMD的Zen 2处理器系列,实际上是通过单个封装中的高带宽连接,将芯片集成在一起。

CEA-Leti作为作为法国替代能源和原子能委员会(CEA)的技术研究所,曾率先研发微纳米技术,以及创新医疗保健、能源、运输和信息通信等重要技术,为法国国防安全、工业技术研究和生命科学领域的研究做出了重要贡献。

而CEA-Leti这次研发的这颗96核处理器,无疑是对该芯片技术未来发展新路径的一次重要尝试和探索。

一、采用有源中介层3D封装技术

从设计上看,CEA-Leti的这颗芯片将6个16核芯片堆叠在一个叫做有源中介层(Active interposer)的薄硅片上。

据了解,Active interposer是一种3D封装形式,中介层(interposer)里包含电压调节器和一个网络,其中该网络将内核的偏上存储器各个部分连接在一起。而与之相区别的,是一种叫做无源中介层(Passive interposer)的2.5D封装形式,但中介层中只存在电路。

“如果要将接口并不兼容的供应商A芯片和供应商B芯片集成在一起,就需要一种将它们粘合在一起的方法。”CEA-Leti的科学主管Pascal Vivet谈到,把它们粘合在一起的唯一方法就是使用中介层里的有源电路。

简单地说,就是有源中介层技术能够将完全不同的技术,以及多个不同芯片供应商的芯片集成到系统中。

二、中介层的两个特点

中介层的特点之一,就是它拥有片上网络(NoC),它使用三种不同的通信电路来连接内核的片上SRAM存储器。

具体来看,存取最快的存储器(L1和L2高速缓存)是直接相连的,它们之间没有额外的电路。而高速缓存连接的下一级(即L2到L3)和中介层都需要内置一些网络智能设备,L3高速缓存和片外存储器之间的连接亦是如此。

总的来说,该系统每平方毫米的数据传输速率能够达到3 Tb/s,延迟仅为每毫米0.6ns。

此外,中介层还拥有通常在处理器上使用的电压调节系统。

处理器经常使用一种被称为低压差稳压器(Low-dropout regulator,LDO)的电路来调节电压水平,以节省电能。

基于此,Vivet的研究团队选择了更为节能的开关稳压器,这一电路的缺点通常是需要占用芯片外电容的空间。但Vivet说,中介层有足够的空间来集成电容器,这些调节器帮助芯片实现了每平方毫米156毫瓦的功耗。

三、小成本和灵活设计方案成研究方向

与CEA-Leti的芯片原型不同,依赖芯片的商用系统使用的硅中介层并没有嵌入有源电路,甚至许多系统也不使用硅,而是依靠有机电路板材料、或是嵌入有机板中的小块硅片。

但这些并不是简单的混合匹配系统,该系统需要在芯片和集成它们的封装之间,进行大量的协同设计。

一直以来,芯片研究人员们一直想要重新构建片上系统行业,以便借助标准化接口,轻松整合来自多个供应商的芯片,实现成本更小、设计更灵活的混合搭配系统。但是,这一行业还未存在,也许在研究人员的共同努力下,我们能够在未来见证它的发展。