台积电4nm提前试产！推汽车专用新制程，美国5nm芯片工厂已动工

芯东西（公众号：aichip001）
作者 | 心缘
编辑 | 漠影

芯东西6月2日报道，本周二，在台积电举办2021年技术论坛上，台积电宣布4nm预计今年第3季开始试产，较先前规划提早一季时间，3nm制程则将依计划于2022年下半年量产。

这是台积电连续第二年采用线上形式举行技术论坛，分享先进逻辑技术、特殊技术、3DFabric先进封装与芯片堆叠技术等方面的最新技术进展。

会上，台积电推出车用芯片新制程技术N5A，明年第3季量产，满足更新且更强化的汽车应用；此外，台积电还公布支持新一代5G智能手机与WiFi 6/6e效能的N6RF制程，以及3DFabric系列技术的强化版。

一、4nm今年提前试产，3nm明年量产

先进技术进展方面，台积电于2020年领先业界量产5nm技术，其良率提升速度较7nm技术更快。

台积电5nm家族之中，与N5几近相容设计法则的4nm加强版进一步提升效能、功耗效率和晶体管密度。4nm N4加强版的开发进度相当顺利，预计于2021年第三季度开始试产。

另外，台积电首席执行官魏哲家提到，下一代3nm制程技术正在按计划进行中，目标是在2022年下半年在位于台湾南科的Fab 18晶圆开始量产。

届时，台积电3nm N3技术将成为全球最先进的逻辑技术，相较5nm技术，其速度提升15%，功耗降低30%，逻辑密度增加70%。

台积电还推出了5nm家族的最新成员——N5A制程，用以满足汽车应用对于运算能力日益增加的需求，例如支持AI驾驶辅助及数字座舱。

N5A将现今计算机使用的相同技术带入汽车中，搭载N5的运算效能、功耗效率、逻辑密度，同时符合AEC-Q100 Grade 2严格的品质与可靠性要求，以及其他汽车安全与品质的标准，台积电的汽车设计实现平台也提供支持。

N5A预计于2022年第三季度问世。

不过考虑到现在汽车缺货压力大的主要是基于成熟制程的工艺，这种技术所生产的产品不太可能缓解目前汽车芯片短缺问题。

此外，台积电首次发布N6RF制程，将先进的N6逻辑制程所具备的功耗、效能、面积优势带入到5G射频（RF）与WiFi 6/6e解决方案。

在当前缺芯潮蔓延、全球晶圆产能供应吃紧之际，台积电先前宣布在美国亚利桑那州投资设立5nm厂的动向就格外引人瞩目。

而根据魏哲家的说法，目前美国亚利桑那州5nm制程晶圆厂已经开始动工兴建，这座投资120亿美元所兴建的工厂将按照时间，在2024年进行大规模量产。

为了支持先进制程的发展与量产，台积电2021年的资本支出将会达到300亿美元，未来3年内总计投资将达到1000亿美元。

此前为重振美国半导体制造业，美国政府已提出540亿美元的补贴，用以补助相关芯片从业者。

台积电、英特尔、三星等具备先进半导体制造技术的企业都相继宣布将在美国投资设立晶圆厂，预计将积极争取美国政府的相关资金补助。

路透社此前报道称，台积电计划在亚利桑那州的10至15年内建造多达6家工厂。

台积电持续扩展由3D堆叠及先进封装技术组成的完备3DFabric系统整合解决方案。

针对高效能运算应用，台积电将于2021年提供更大的光罩尺寸来支持InFO_oS及CoWoS封装解决方案，运用范围更大的布局规划来整合小芯片及高频宽存储体。

系统整合芯片之中芯片堆叠于晶圆之上（CoW）的版本预计今年完成N7对N7的验证，并将于2022年在新的全自动化晶圆厂开始生产。

台积电推出InFO_B解决方案，将强大的行动处理器整合于轻薄精巧的封装之中，支持行动装置制造厂商封装时所需的动态随机存取存储体堆叠。

在本周举行的台北国际电脑展（COMPUTEX）上，AMD宣布的全新3D小芯片先进封装技术，即是与台积电紧密合作开发出的。

据悉，该技术将AMD创新的小芯片架构与3D堆叠结合，提供比2D小芯片高出超过200倍的互连密度，以及比现有3D封装解决方案高出超过15倍的密度，且功耗低于现有的3D解决方案。

AMD与台积电计划今年底前开始生产运用3D小芯片技术的未来高阶运算产品，以推动高效能运算的发展，显著提升使用者体验。

作为全球晶圆代工龙头，台积电在先进技术方面的研发进展，足以代表世界芯片制造技术的前沿趋势。

5nm、3nm系列以及更先进制程技术的优化升级，仍将是顶尖芯片制造商们竞逐的高地。与此同时，小芯片技术正成为推动高性能芯片持续提升算力的重要产业趋势之一。

来源：路透社，台湾经济日报，中时新闻网，财讯快报