![](http://oss.zhidx.com/uploads/2024/06/6679154a48668_6679154a45161_6679154a45133_WechatIMG8077.png)
过去几十年,在摩尔定律推动下,芯片算力以每18~24个月增加一倍的速度提升性能,但随着先进工艺节点逐步接近物理极限,通过晶体管尺寸微缩带来的收益越来越低,算力供给难以跟上AGI时代的节奏。此时,基于Chiplet架构和异构集成先进封装的技术兴起,可以有效解决当前芯片先进工艺的痛点及算力提升的瓶颈。
Chiplet通过将面积较大的芯片Die拆分为多个芯粒,同时不同功能的芯粒可以灵活选择不同工艺进行生产,然后通过先进封装技术将多个芯粒封装在一起,在降低芯片设计难度的同时,提升芯片设计的灵活性和效率。不过,由于集成密度大幅增加,Chiplet异构系统在信号完整性、电源完整性设计等方面临诸多挑战。
为应对上述问题,芯和半导体推出3DIC Chiplet多物理仿真EDA平台,能够解决Chiplet异构集成系统的信号完整性、电源完整性、电磁、热和应力等方面的问题,加速多芯粒集成系统产品的设计和迭代。
6月26日19:30,「智猩猩Chiplet技术公开课」第9期将开讲,由芯和半导体技术市场总监黄晓波博士主讲,主题为《应对算力焦虑的Chiplet芯片架构探索与多物理场仿真》。
此次公开课,黄晓波博士首先会对Chiplet的发展现状和应用趋势进行简单介绍,并从EDA视角阐述Chiplet集成系统设计和仿真分析面临的挑战。之后,黄晓波博士将重点围绕芯和半导体3DIC Chiplet多物理场仿真EDA平台技术创新,以及HBM高速互连信号完整性设计实践进行深入讲解。
公开课内容
主题:应对算力焦虑的Chiplet芯片架构探索与多物理场仿真
提纲:
1、Chiplet的发展现状及应用趋势
2、Chiplet集成系统实现面临的挑战
3、3DIC Chiplet多物理仿真EDA平台
4、HBM高速互连信号完整性设计实践
主讲人
黄晓波博士,2011年获香港中文大学电子工程系博士学位,研究领域包括微波与电磁场技术、毫米波LTCC阵列天线、高频介质滤波器及半导体无源集成器件IPD等方向,发表多篇IEEE Transaction、IEEE Letters等期刊论文,拥有10年以上的ICT领域产品和管理经验。现任芯和半导体技术市场部总监,负责EDA应用推广及生态建设,助力加速下一代智能电子系统实现和EDA产业自主发展。
课程信息
直播时间:6月26日19:30
直播地点:智猩猩直播间